2.1 MMC 특징 및 토폴로지

MMC는 고전압 및 고출력 전력변환을 위한 전력전자 변환기로 HVDC 및 MVDC 송배전 계통에 널리 사용된다. MMC의 주요 특징은 여러 개의 서브모듈(Sub-Module, SM)이 직렬 연결로 구성되며, 전압 레벨을 높일 수 있어 수 십 kV~ 수 백 kV에 이르는 송배전급 고전압에 용이하다는 것이다. 또한 수 많은 SM이 직렬로 연결되어 한 레그(leg)를 구성해 각 모듈의 평균 스위칭 주파수가 낮더라도 N개의 SM이 N개의 전압 레벨을 출력할 수 있어 사인파에 가까운 전압을 출력하여 고효율로 운전이 가능하다^[10].

MMC는 그림 1에서 Half-Bridge 서브모듈(HBSM)과 Full- Bridge 서브모듈(FBSM)로 나눌수 있다. HBSM은 하나의 커패시터와 두 개의 IGBT 전력 반도체 소자로 구성되어 있으며, 간단한 구조로 인해 제작 비용이 낮다는 장점을 가진다. 그러나 HBSM은 고장 전류 제거 기능이 없기 때문에 DC 고장이 발생할 경우 DC 차단기 또는 추가적인 보호 기술이 필요하다.

반면, FBSM은 하나의 커패시터와 네 개의 IGBT 전력 반도체 소자로 구성되어 있으며, 고장이 발생할 경우 모든 IGBT 소자를 차단함으로써 커패시터가 고장 전류 경로에 반대 극성으로 삽입된다. 이로 인해 커패시터 전압이 고장 전류와 반대 방향으로 작용하게 되어, 고장 전류를 상쇄시켜 제거할 수 있다^[11]. 그러나 IGBT 소자가 고장 전류로 인해 손상되는 것을 방지하고, 고장 전류의 확산으로 인한 시스템 불안정을 막기 위해서는 IGBT 차단 이전에 DC 시스템에서 신속한 차단이 필요하다.

그림 1. MMC의 기본 구조

Fig. 1. Basic structure of MMC

2.2 MMC 고장 응답 특성 및 등가회로 모델링

MMC 내 고장 발생 시 고장 전류는 일반적으로 세 가지 주요 단계를 거친다. 첫 번째로 커패시터 방전(Capacitor Discharging) 단계와 환류 다이오드(Freewheeling Diode) 단계, AC 전원 유입 단계로 나뉜다. 초기 커패시터 방전 단계에서 MMC의 SM에 충전된 커패시터가 방전되면서 고장 지점으로 급격한 전류가 흘러 수 ms 이내에 고장 전류가 최대치에 도달하게 된다. 따라서, DC 계통에서 초기 방전 단계에 신속한 고장 검출 및 차단이 필요하다.

그림 2는 MMC의 RLC 등가회로 모델링 과정을 단계적으로 나타낸 것이다. MMC의 각 arm ($L_{a}$)은 여러 개의 SM ($C_{SM}$)으로 구성되며, 각 SM에는 스위칭 소자와 커패시터가 포함된다. 또한 각 arm에는 전류 리플을 저감하고 단락 전류를 제한하는 인덕터와 저항이 포함되며, 저항은 arm의 내부 저항과 스위칭 소자의 온(on) 저항을 포함하는 등가 저항($R_{MMC}$)으로 나타낼 수 있다.

MMC는 각 SM의 커패시터 전압을 일정하게 유지하기 위해 빠른 스위칭 동작을 수행한다. 이로 인해 물리적으로 상부 arm과 하부 arm은 직렬로 연결되어 있지만, 전기적 관점에서 동일한 노드에서 동작하므로 병렬 연결된 커패시터로 해석할 수 있다^[12]. 따라서, MMC의 등가 커패시턴스, 인덕턴스, 저항은 다음 식 (1)~(3)으로 표현된다.

그림 2. MMC의 RLC 등가회로

Fig. 2. RLC equivalent circuit of MMC

2.3 커패시터 방전 단계에서의 고장 전류 해석

커패시터 방전 단계에서 SM에 저장된 에너지가 방출되면서 커패시터가 방전되고, 이에 따라 큰 고장 전류가 흐르게 된다. 이를 분석하기 위해 MMC의 RLC 등가회로를 활용하여 고장 전류 회로를 도출할 수 있으며, 그림 3의 우측 회로는 이를 주파수 영역에서 해석한 결과를 나타낸다.

고장 전류의 특성을 수학적으로 표현하기 위해 라플라스 변환을 적용하면, 고장 전류는 식 (4)와 같이 정의된다. 식 (4)는 RLC 직렬 회로에서의 2차 시스템 응답 형태를 가지며, 이를 시간 영역에서 해석하기 위해 라플라스 역변환을 수행하면 식 (5)로 표현된다^[13].

식 (5)는 커패시터 방전 단계의 고장 전류를 나타내며, 초기 DC 전류 $i_{f}(0)$와 MMC의 DC 측 정격전압 $U_{c}$, 등가 커패시턴스, 인덕턴스, 저항을 이용하여 고장 발생 시 초기 커패시터 방전 단계에서의 전류 특성을 도출할 수 있다. 또한 식 (6) $a$는 감쇠 계수(Damping Coefficient)로 전류가 얼마나 빠르게 감소하는지를 결정한다. 식 (7) $w_{o}$는 고유 진동수(Natural Frequency)를 뜻하며 $w_{o}$가 클수록 전류의 변화가 더 빠르게 일어난다. 식 (8) $w$는 감쇠 주파수(Damped Frequency)를 뜻하며 실제 고장 시 발생하는 진동 주파수로 저항 성분이 커질수록 $w$가 작아지며, 지나치게 클 경우 진동 없이 지수적으로 감소하는 과감쇠(Overdamped) 상태가 된다. 식 (5)의 RLC 파라미터는 MMC 토폴로지 구성 및 고장 종류에 따라 달라질 수 있다.

그림 3. RLC 고장 등가회로 라플라스 변환

Fig. 3. Laplace transformation of faulty RLC equivalent circuit

3.1 부족전압(Undervoltage) 보호 계전기

부족전압 보호 계전기는 정격 전압에서 설정된 임계값 이하로 전압이 감소하여 지연 시간 이후 계전기가 동작하는 원리로, 일반적으로 정격 전압의 0.8~0.9 p.u. 이하로 감소할 경우 보호 계전기가 동작하도록 설정된다. 그러나 지연 시간 동안 임계값 이상의 전압으로 복원될 경우 초기화 되어 동작하지 않는다^[9].

본 연구에서 순간적인 부하 변동이나 서지로 인해 전압이 일시적으로 감소하는 경우에도 보호 계전기가 동작할 수 있으므로, 이를 방지하기 위해여 DC 정격 전압의 0.85 p.u인 17[kV]를 임계값($V_{THR}$)으로 설정하였다.

3.2 DC 과전류(Overcurrent) 보호 계전기

DC 과전류 보호 계전 방식은 DC 계통에서 과전류 상태를 감지할 경우 이를 신속하게 차단하기 위해 동작하는 보호 계전기이다^[14]. DC 과전류 계전기는 임계값과 동작 지연 시간을 독립적으로 설정할 수 있으며 계전기가 측정한 직류 전류의 크기와 지속 시간이 모두 설정값을 초과할 경우 Trip 명령을 출력한다^[9]. 본 연구에서 DC 계통의 정격 전류를 기준으로, DC 과전류 계전기의 임계값($I_{THR}$)을 1000[A]로 설정하였다.

3.3 전류 변화율(Rate of Change of Current;ROCOC) 보호 계전기

ROCOC 보호 계전 방식은 전류의 시간적 변화율을 이용하여 초기 고장을 신속하게 검출하는 방식이다. 본 연구의 시뮬레이션에서 ROCOC는 식 (9)으로부터 후진 유한 차분법(Backward Finite Difference Approximation)을 사용하여 계산하였다^[15]. 여기서 $k$는 샘플링 인덱스를 나타내며, $i_{k}$와 $i_{k-1}$은 각각 현재 시점과 이전 시점에서 샘플링된 전류 값이다. 모든 측정값에서 샘플링 시간이 동일하기 때문에, 이후부터는 연속적인 샘플링 시점에서의 전류 차이만 측정하여 시간 미분을 계산한다.

ROCOC 보호 계전기의 임계값은 DC 측 고장 발생 시 MMC 내 서브모듈의 커패시터 방전으로 인해 발생하는 고장 전류의 변화율을 기반으로 설정하였다. 이를 위해 식 (5)를 1차 미분하여 식 (10)로 나타낼 수 있으며, 고장 발생 순간($t=0^{+}$)에서의 ROCOC는 식 (11)로 정의할 수 있다.

식 (11)은 등가 인덕턴스($L_{eq}$), 등가 저항($R_{eq}$), 고장 저항($R_{f}$)에 의해 결정되며, 이때 등가 인덕턴스는 식 (2)의MMC 등가 인덕턴스($L_{eq,\: MMC}$), DC 선로 인덕턴스, DC limiting reactor로 구성되고, 등가 저항은 식 (3)의 MMC 등가 저항($R_{eq,\: MMC}$), DC 선로 저항, 접지 저항, 부하 저항, 고장 저항으로 구성된다.

전류 변화율에 영향을 미치는 주요 변수로는 DC limiting reactor, 고장 위치, 고장 저항이 있으며 이들에 대한 민감도를 정량적으로 분석하기 위해 식 (12) Pearson 상관계수 r을 통해 각 변수와 ROCOC 간의 상관관계를 분석하였고, 고장 저항 $R_{f}\in${0, 1, 5, 10, 20}$ohm$, DC limiting reactor $L_{DC,\: reactor}\in${10, 20, 30, 40, 50}mH, 고장 위치 $d\in${0, 3, 5, 7, 10}km 조건에서 총 125가지의 조합 중 최소 ROCOC 값을 계산하였다.

Pearson 상관계수 $r$은 두 연속형 변수 간의 선형 상관성을 나타내는 통계적 지표로 식 (12)에서 $x_{i}$는 독립 변수(고장 저항, DC Limiting Reactor, 고장 위치), $y_{i}$는 대응되는 ROCOC 값이며, $\overline{x},\: \overline{y}$는 각각의 평균값을 의미한다. 상관계수 r이 1에 가까울수록 강한 양의 상관관계, -1에 가까울수록 강한 음의 상관관계를 나타낸다^[16].

분석 결과, 그림 4에서 세 변수 모두 ROCOC와 음의 상관관계를 나타냈으며, 각 변수 값이 클수록 ROCOC 값이 감소하는 경향을 보인다. 이러한 상관관계 분석을 바탕으로, ROCOC가 최소가 되는 조합을 식 (11)을 통해 도출하였다. 그 결과, 고장 저항 20$ohm$, DC Limiting Reactor 50mH, 고장 위치 10km 조건에서의 수식적으로 계산된 ROCOC는 171.688[kA/s] 이며, 시뮬레이션 결과는 172.184[kA/s]로 오차율은 약 0.29%로 낮은 수치를 보였다. 이 조건은 전류 변화율이 가장 낮은 고장 제한 조건으로 171.688[kA/s]을 ROCOC 보호 계전기의 임계값($ROCOC_{THR}$)으로 설정하였다.

그림 4. ROCOC와 분석 변수 간의 Pearson 상관관계 히트맵

Fig. 4. Pearson correlation heatmap between ROCOC and analyzed variables

3.4 제안하는 보호 계전기 고장 검출 알고리즘

본 연구에서 부족전압 계전기, DC 과전류 계전기, ROCOC 계전기를 병렬 운용하는 다중 보호 로직을 구성하였다. 각 보호 계전기는 고장 발생 시 계측값이 설정된 임계값을 초과하거나 미만으로 변화하는지를 감지하며, 해당 상태가 설정된 동작 시간 지연($T_{d elay}$) 구간 동안 연속적으로 유지될 경우 해당 보호 계전기가 고장으로 판정된다. 이때 동작 시간 지연은 1.0ms로 설정하였다.

제안하는 고장 검출 알고리즘은 세 보호 계전기 모두가 각각의 고장 조건을 만족해야 최종적으로 고장으로 판단하는 AND 논리 기반 구조를 따른다. 따라서 실제 Trip 신호는 세 계전기 중 가장 늦게 고장 조건을 만족한 시점에서 발생한다. 제안하는 고장 검출 알고리즘의 전체 동작은 그림 5에 플로우차트로 표현하였다.

그림 5. 제안하는 보호 계전기 고장 검출 알고리즘이 플로우차트

Fig. 5. Flowchart of the proposed protection relay fault detection algorithm

4.1 시뮬레이션 테스트 계통

본 연구에서 그림 6의 $\pm $20kV Bipole(3 케이블) 구조를 갖는 2개의 전력변환 장치로 구성된 Full-Bridge MMC AC/DC Hybrid MVDC 배전계통을 Matlab/Simulink를 통해 모델링하였다. 해당 시스템은 V-Q 제어를 하는 단일 전원으로 운전되며, 방사형 구조로 설계하였다. 또한, 계통의 안정성을 확보하기 위해 중성선 다중 접지 방식을 채택하였으며, 접지 저항은 200m 당 50$ohm$으로 설정하였다.

Bipole(3 케이블) 방식은 기존 AC 접지를 활용할 수 있으며, 1회선 고장 발생 시 1/2 용량으로 운전이 가능하여 높은 공급 신뢰도가 필요한 배전 방식에 유리하다. 본 계통의 DC 최대 전송 가능 용량은 40MW로 산출되었으며, 정상 상태에서는 정격 용량의 50%로 동작한다고 가정하였다.

시뮬레이션에서 고장은 2.3초에 발생하고, 양극선로가 지락되는 PTG(Pole-to-Ground) 고장을 모의하였다. 또한, 고장 전류의 급격한 상승을 제한하기 위해 DC limiting reactor를 선로에 설치하였다^[17].

그림 6. 방사형 AC/DC hybrid MVDC 배전 시험 계통

Fig. 6. Radial AC/DC hybrid MVDC distribution test system

4.2 고장 상태에서의 고장 검출 알고리즘 동작 분석

본 연구에서는 DC limiting reactor, 고장 저항, 고장 위치의 세 가지 주요 파라미터를 각각 변화시켜 다양한 고장 조건을 구성하였으며, 이에 대한 구성은 표 1에 정리하였다.

각 고장 조건은 하나의 변수만을 변경하고 나머지 변수들은 고정하여 보호 계전기의 감도 및 고장 검출 특성에 미치는 영향을 분석할 수 있도록 구성되었다. 또한 보호 계전기의 응답 특성을 비교 분석하기 위해 각 고장 조건에 대해 샘플링 주파수를 4kHz, 20kHz로 설정하여 수행하였다. 이를 바탕으로 제안된 보호 알고리즘을 적용한 각 보호 계전기의 고장 검출 성능을 정량적으로 평가하였다.

표 2는 DC limiting reactor의 크기에 따른 각 보호 계전기의 고장 검출 특성이 어떻게 달라지는지 분석한 결과를 보여준다. DC limiting reactor는 고장 발생 시 전류의 급격한 증가를 억제하는 유도성 소자로, 그 크기에 따라 고장 전류 크기에 영향을 준다. 시뮬레이션 결과, DC 과전류 계전기와 ROCOC 계전기는 DC limiting reactor가 증가함에 따라 고장 검출 시점의 전류 크기와 전류 변화율이 감소하는 경향을 나타났다. 이는 DC limiting reactor의 유도성 성분이 전류의 상승률을 억제하기 때문이며, 결과적으로 두 계전기의 감도 특성이 DC limiting reactor 크기에 따라 달라질 수 있음을 의미한다. 부족전압 계전기는 DC limiting reactor 크기에 따른 영향이 상대적으로 제한적이었으며, 이는 전압 강하의 민감도가 전류 변화보다 낮기 때문이다^[7].

표 3은 고장 저항의 크기에 따라 각 보호 계전기의 고장 검출 특성 변화를 분석하였다. 시뮬레이션 결과, 고장 저항이 0Ω에서 20Ω으로 증가할 경우, DC 과전류 계전기와 ROCOC 계전기는 고장 검출 시점에서의 전류 크기와 전류 변화율이 모두 감소하였다. 특히 DC 과전류 계전기의 경우, 고장 저항 증가에 따라 임계값을 초과하는 시점이 지연되며, 그 결과 고장 검출 시점도 늦어지는 특성을 보였다. 반면, 부족전압 계전기와 ROCOC 계전기는 고장 발생 직후 설정된 동작 시간 지연 동안 임계값 초과 상태가 유지되었으며, 이에 따라 고장 저항의 변화와 무관하게 동일한 시점에서 고장을 검출하였다.

표 4는 고장 위치 변화가 각 보호 계전기의 고장 검출 특성에 미치는 영향을 분석하였다. 고장 위치가 0km에서 10km로 증가하면, 보호 계전기로부터 고장점까지의 선로 임피던스가 증가하여 DC 과전류 계전기와 ROCOC 계전기의 고장 검출 시점에서의 전류 크기가 감소하고, 전류변화율 또한 완화되는 특성이 나타난다. 한편 부족전압 계전기와 ROCOC 계전기는 고장 위치와 무관하게 고장 발생 후 지연 시간 동안 임계값 초과 상태가 지속되어 고장을 동시에 검출하였다. DC 과전류 계전기의 경우, 고장 위치가 보호 계전기로부터 멀어질수록 고장 검출 시점에서의 전류 크기가 감소하고 임계값 초과 시점이 지연되는 경향이 관찰되었다.

4.3 DC 과전류 및 ROCOC 보호 계전기 오차율 분석

본 절에서는 MMC의 RLC 등가 모델을 기반으로 수학적으로 도출한 고장 전류 식 (5) 및 전류 변화율 식 (10)을 활용하여, DC 과전류 계전기 및 ROCOC 계전기가 고장을 판단한 시점에서의 시뮬레이션 결과의 오차를 정량적으로 비교하였다.

표 5는 Case 1의 결과로, 두 계전기 모두 최대 오차율이 각각 0.29%, 1.12%로 나타나였고, 표 7의 Case 3 결과의 최대 오차율이 각각 0.29%, 1.68% 수준으로 나타나 계산값의 신뢰성을 확인할 수 있었다.

표 6은 Case 2에 대해 분석 결과를 제시한다. 고장 저항이 20$ohm$, 샘플링 주파수가 4kHz 조건에서 ROCOC 계전기의 시뮬레이션 값과 계산값 간 오차율은 12.19%로 증가하였다. 이는 식 (6)의 감쇠 계수 증가로 인해 전류 변화율 식 (10)의 값이 시간에 따라 빠르게 감소하기 때문으로 해석된다. 그러나 이러한 조건에서도 계산된 전류 변화율 275.16[kA/s]은 임계값 171.688[kA/s]을 초과하여 고장 판단 조건을 만족하였다. 반면, 동작 시간 지연을 1.5ms로 설정할 경우 동일 조건에서 계산된 전류 변화율은 142.14[kA/s]로 임계값을 초과하지 못하여 고장 판단 조건을 만족하지 못하게 된다. 이때 시뮬레이션 값은 4kHz에서 227.69[kA/s], 20kHz에서 214.32[kA/s]로 나타났으며, 각각의 오차율은 60.21%, 50.8%로 급격히 증가하였다. 이러한 결과를 통해, 1.0ms의 동작 시간 지연이 보호 계전기의 검출 신뢰성을 확보하기 위한 적절한 설정임을 확인하였다. 또한 DC limiting reactor, 고장 저항, 고장 위치 변화에 대해서 RLC 등가 모델을 기반의 고장 전류 및 전류 변화율 계산값은 시뮬레이션 값과 높은 일치성을 보여 신뢰성을 검증할 수 있었다.

4.4 비고장 상태에서의 고장 검출 알고리즘 동작 분석

본 절에서 실제 고장이 아닌 부하 변동 상황에서 제안한 고장 검출 알고리즘의 동작 특성을 검토하였다. 계통은 정격 용량의 50%로 운전되는 조건에서, 부하를 각각 75%, 85%, 95% 수준으로 단계적으로 증가시키는 스텝형 부하 변동을 모의하였으며 이때 각 보호 계전기의 응답 여부를 비교하였다.

그림 7, 8에서 시뮬레이션 결과, 급격한 부하 변화로 인해 일시적으로 전압 강하 및 전류 변화가 발생하였으나, 부족전압 계전기와 ROCOC 계전기는 모두 설정된 시간 지연 조건을 만족하지 않아 동작하지 않았다. 또한 DC 과전류 계전기의 경우에도 전체 부하 증가 조건에서 전류가 임계값에 도달하지 않아 고장으로 인식되지 않았다. 이를 통해 제안된 고장 검출 알고리즘은 부하 변동 상황에서 오동작하지 않고 안정적으로 동작함을 확인할 수 있었다.

이러한 결과는 제안된 보호 알고리즘이 고장 상황과 비고장 상황을 효과적으로 구분하여 오동작 없이 동작함을 나타내며, 실제 계통 적용 시 신뢰성 높은 보호 성능을 기대할 수 있음을 시사한다.

그림 7. 부하 변동에 따른 보호 계전기의 응답(4 kHz)

Fig. 7. Protection relay response under load variation (4 kHz)

그림 8. 부하 변동에 따른 보호 계전기의 응답(20 kHz)

Fig. 8. Protection relay response under load variation (20 kHz)