2.1 동작원리

그림 1. 제안 인버터 회로도

Fig. 1. Circuit diagram of the proposed inverter

그림 2. 제안 인버터의 양 반주기 동안의 제안 인버터 회로도 (a) S2 온 상태 회로 동작 (S4 온 상태 유지) (b) S2 오프 상태 회로 동작 (S4 온 상태 유지)

Fig. 2. Circut diagrams during the positive half cycle. (a) S2 ON state circuit operation (S4 ON state hold) (b) S2 OFF state circuit operation (S4 ON state hold)

그림 3. 제안 인버터의 음 반주기 동안의 제안 인버터 회로도 (a) S2 온 상태 회로 동작 (S3 온 상태 유지) (b) S2 오프 상태 회로 동작 (S3 온 상태 유지)

Fig. 3. Circut diagrams during the negative half cycle. (a) S2 ON state circuit operation (S3 ON state hold) (b) S2 OFF state circuit operation (S3 ON state hold)

그림 1은 4-액티브 스위치 기반의 절연형 브릿지리스형 인버터를 나타낸 회로이다. 제안 인버터는 언폴딩 브릿지가 연계된 기존의 단일전력변환 인버터와 달리 브릿지가 제거되어 한번에 낮은 직류 입력 전원을 교류 전력으로 변환하여 계통으로 전달하게 된다. 특히 4개의 액티브 스위치를 이용하였기에 상대적으로 적은 소자수로 인버터 구현이 가능하다. 이상적 변압기 T의 1차측에 2개의 전력 스위치 S1, S2와 다이오드 D1, D2, 그리고 인덕터 L1와 중개 커패시터 C1으로 구성되어 있다. 2차측에는 양방향 스위치 S3, S4, 인덕터 L2, Lf 그리고 커패시터 C2, C3으로 구성되어 있다. 출력 계통 전압 vg의 극성에 따라 인버터 동작을 달리하는데 출력 전압이 양 반주기일 때는 스위치 S4가 켜진 상태로 스위치 S2는 꺼진 상태로 유지되며 스위치 S1이 고주파 스위칭을 통해 인버터 동작이 구현된다. 출력 전압 극성이 양 반주기를 가질 때 제안 인버터의 동작은 아래와 같다.

그림 4. 인덕터 및 커패시터의 전류와 전압에 대한 이론적 파형 (a) 양 반주기 동작시 파형 (b) 음 반주기 동작시 파형

Fig. 4. Theoretical waveforms of currents and voltages of inductors and capacitors. (a) Waveform during positive half-cycle operation (b) Waveform during negative half-cycle operation

1) 구간 I (S1 ON & D1 ON)

그림 2(a)를 보면 S3의 바디 다이오드 DS3는 차단 상태로 전환되어 S4를 통해 흐르는 전류를 차단한다. S1이 도통되면 여자 인덕터 Lm에 흐르는 전류가 증가하게 된다. 동시에 C2은 방전되며, 저장된 에너지는 출력측으로 전달된다. 1차측의 L1에 흐르는 전류는 감소하여 음의 방향으로 전환되며, 이 전류는 C1에 저장된 에너지와 상호 작용한다.

2) 구간 II (S1 OFF & D1 OFF)

그림 2(b)를 보면 S3의 바디 다이오드 DS3와 S4가 도통되며, L2과 Lm을 통한 전류는 감소하고, 이에 따라 Lm에 저장된 에너지는 2차측으로 전달되어 C2을 충전시킨다. 이때, iL1 전류는 계속 증가하여 양(+)의 방향으로 흐르게 되며, 이후 C1에 저장된 에너지와 상호 교환된다. 회로가 연속전도모드(CCM: Continuous conduction mode)로 동작할 경우, 이후 동작은 다시 구간 I로 전환된다.

이와 달리 출력 전압이 음 반주기일 때는 스위치 S3가 켜진 상태로 스위치 S1은 커진 상태로 유지되며 스위치 S2가 고주파 스위칭을 통해 인버터 동작이 구현된다. 출력 전압 극성이 음 반주기를 가질 때 제안 인버터의 동작은 아래와 같다.

1) 구간 III (S2 ON & D2 ON)

그림 3(a)를 보면 S4의 바디다이오드 DS4는 꺼져 있으며, S3를 통해 흐르는 전류를 차단한다. S2가 켜지면 L1과 L2를 통해 흐르는 전류가 증가한다. C1은 방전되며, 그 에너지는 변압기 T를 통해 회로의 2차 측으로 이동한다. 이후 C1과 C2에 저장된 에너지는 계통 출력 측으로 전달된다. Lm은 C1에 걸린 음의 전압, 즉 -VC1에 의해 여기된다.

2) 구간 IV (S2 OFF & D2 OFF)

그림 3(b)를 보면 DS4와 S3가 도통 된다. S2가 꺼지면 L1에 흐르는 전류는 중개 커패시터 C1과 C2를 충전시킨다. Lm은 VC2/n의 양의 상태로 여기되며 CCM 동작할 경우, 다시 구간 III로 전환된다.

출력 전압 양의 반주기 동안의 회로 동작은 1차측 C1와 L1를 경유하는 경로를 무시한다면 본질적으로 절연형 Zeta 토폴로지 원리와 동일하다. 반면, 출력 전압 음의 반주기 동안의 회로 동작은 Lm을 경유하는 경로를 무시한 절연형 Ćuk 토폴로지 원리와 본질적으로 동일하다. 따라서 제안된 회로는 출력 전압 양-음 반주기 모두에서 승압 및 강압 기능을 가질 수 있으며, 이는 브릿지가 제거된 단일전력변환 인버터에 적합하다.

2.2 동적 모델링

제안된 4-액티브 스위치 기반의 절연형 브릿지리스형 인버터의 동작원리는 출력 전압의 양･음 반주기 동안 각기 다르므로 각 반주기 동작을 위한 동적 모델 분석이 필요하다. 출력 전압 양･음 반주기 동작 모드 각 2개의 구간을 지니고 있으므로 각 구간 동작 동안 상태공간 방정식을 도출하고 이를 평균화한 모델은 아래와 같다.

1) 양 반주기 동작:

2) 음 반주기 동작:

여기서 상태변수는 x(t)=[iL1(t), iL2(t), iLm(t), io(t), vC1(t), vC2(t), vC3(t)]로 정의하며, d는 메인 스위치(S1 혹은 S2)의 듀티 사이클이다. 기생 저항 성분 RL1, RL2, RLf는 각각 인덕터 L1, L2, Lf의 기생 저항 성분을 나타낸다. 위 비선형적인 방정식을 특정 동작 점에서의 선형화를 통해 아래 소신호 모델을 얻을 수 있다.

1) 양 반주기 동작:

2) 음 반주기 동작:

위 변수 X=[IL1(t), IL2(t), ILm(t), Io(t), VC1(t), VC2(t), VC3(t)]는 x(t)의 특정 동작 점으로 정의하며, 상태 변수 $\hat{x}(t)$, $\hat{y}(t)$는 상태변수 x(t), y(t)의 특정 동작 점에서의 미소 변화량을 나타낸다.

위 도출된 소신호 모델을 이용하여 특정 동작 점의 전달 함수를 얻을 수 있으며, 이를 통해 인버터의 동특성 및 안정도를 분석할 수 있다. 양･음 반주기 동작 동안의 듀티 입력에 대한 출력 전류의 전달함수를 구하면 각각 아래와 같다.

1) 양 반주기 동작:

2) 음 반주기 동작:

그림 5. 듀얼 모드 다운 샘플링기반 반복학습제어 시스템

Fig. 5. Dual-mode down-sampled repetitive control system

그림 6. 다운 샘플링 주파수 기반한 등가 제어 시스템

Fig. 6. Equivalent control system with down sampling frequency

여기서 위 파라미터 $a_{i}(i=1, ..., 4)$, $b_{j}(j=1, ..., 8)$, $f_{i}(i=1, ..., 5)$, $g_{j}(j=1, ..., 8)$의 값은 지면 관계상 생략하도록 한다. 위 양반주기 전달 함수(7)를 분석해보면 3개의 우반면 영점(Right -half-plane zero: RHPZ)을 음반주기 전달함수(8)은 4개의 우반면 영점을 지니고 있다. 이러한 우반면 영점으로 위상 처짐(Phase-lag)이 발생하고 충분한 위상 여유를 가지지 못한다. 그래서 기존의 PI 제어기로는 충분한 명령 추종 성능을 가지기 위한 큰 제어 이득 값을 가지는데 한계를 지니게 된다. 디지털 제어 환경에서 제어기를 설계하기 위해서 연속 시간 전달 함수 모델$G_{id, +}(s)$와 $G_{id, -}(s)$을 샘플링 시간 Ts에 대한 이산 시간 전달 함수$G_{id, +}(z)$와 $G_{id, -}(z)$로 변환 후 추후 제어기 설계에 이용하도록 한다.

3.1 피드포워드 제어기 및 PI 제어기

제안 인버터의 제어 시스템은 출력 전류가 계통 전압과 같은 위상을 가지는 정형파형을 유지하고 목표 전력을 출력하도록 진폭이 조정되도록 제어하는 것이다. 이를 제어하기 위해 피드백 제어기 부담을 줄여주기 위해 피드포워드 제어기를 기준 듀티비(Nominal duty ratio)기반으로 설계되어야 한다.

4-액티브 스위치 기반의 절연형 브릿지리스형 인버터의 출력전압이 양 반주기 구간인 경우(vg > 0), 정상상태 조건(Voltage second balance law)를 이용하여 기준 듀티비를 도출할 수 있다. 그림 4(a)를 기반으로 L1, L2, Lm에 걸리는 전압에 대해 정상상태 조건을 적용하면 아래와 같은 수식을 얻을 수 있다.

정상상태에서의 커패시터 평균 전압 VC1와 VC2는 각각 Vin와 Vg와 같다. 이때 위 식을 정리하면 기준 듀티비에 대한 식은 아래와 같이 정리된다.

이때 $V_{in}[k]$와 $V_{g}[k]$는 각각 k번째 스위칭 주기 동안의 평균 입력 전압과 평균 계통 출력 전압을 의미한다. 이때 한 스위칭 주기 동안 해당 평균 전압은 일정하다고 간주하며, 기준 듀티비는 이산 시간 인덱스 k에 따라 변화하게 된다.

마찬가지로 제안 인버터의 출력전압이 음 반주기 구간인 경우(vg < 0), 이전 양 반주기 구간일 때와 동일한 과정으로 기준 듀티비를 도출할 수 있으며, 그림 4(b)를 기반으로 L1, L2, Lm에 걸리는 전압에 대해 정상상태 조건을 적용하게 된다. 최종적으로 이때의 기준 듀티비는 식(12)와 같다.

기준 듀티비를 피드포워드 제어기로 사용하여 피드백 제어기 부담을 줄여주도록 하며, 피드백 제어기로는 대표적으로 PI 제어기를 사용하도록 한다.

여기서, kp,ρ와 ki,ρ는 각각 PI 제어기 이득을 나타낸다. 그리고 해당 제어기가 인버터가 출력전압이 양일 때와 음일 때 각각 다른 동적모델을 제어해야하기에 파라미터를 달리 설정해야한다. 이를 표현하기 위해 ρ는 양반주기모드(ρ = +) 혹은 음반주기모드(ρ = -)를 가리킨다.

하지만, 위 기준 듀티비 기반의 피드포워드 제어기와 기존의 PI 제어기로는 시스템 안정성을 유지할 수는 있어도 제어 추적성능을 향상시키기에는 한계점이 있다. 그 이유는 인버터 시스템 전달함수에 우반면 영점을 지니고 있기 때문에 위상 처짐으로 인해 위상 여유를 충분히 지니고 있지 않기 때문이다. 게다가 출력 전압 극성에 따라 다른 시스템 특성을 보이기에 제어기 설계가 상당히 까다롭다. 본 논문에서는 이를 해결하기 위해 그림 5와 같이 다운 샘플링된 듀얼모드 반복학습제어기를 추가적으로 설계하도록 한다.

3.2 다운 샘플링 기반 반복 학습 제어기

기존의 반복학습제어기(Conventional Repetitive contro- ller, CRC)는 내부 모델 원리를 기반으로 주기적인 기준 신호를 정밀하게 추종하고, 주기적 외란을 억제하는 데 효과적이다. 이는 기본 주파수 및 그 고조파 주파수(홀수 및 짝수)를 모두 보상하기 위해 전체 주기 지연을 기반으로 한 피드백 구조를 가지며, 넓은 주파수 대역에서 큰 이득을 제공한다. 이로 인해 단상 전력변환기에서의 전류 왜곡 억제에 활용되어 왔다. 하지만, 기존의 반복학습 제어기는 샘플링 주파수에서 동작하므로 연산 부담이 크므로 메모리 요구량이 상대적으로 많다^[6]-[7].

이러한 한계를 극복하기 위해 다운 샘플링된 반복학습제어기(Down-sampled repetitive controller, DRC)가 제안되었다^[4]. 기존 샘플링 주파수에 구현되는 PI제어기와 달리 DRC는 다운샘플링 주파수에서 구현되기에 연산 부담이 줄어들 뿐만 아니라 계통 주기 내에서 요구되는 메모리 공간또한 줄일 수 있다. 제안 인버터를 구현하기 위해서는 양반주기 모드와 음반주기 모드에 따라 달리 파라미터를 설정해야하는데 이를 위해 듀얼 모드 다운 샘플링된 반복학습제어기를 제안하며 이의 전달함수는 아래와 같다.

여기서 kr,ρ는 반복학습제어기 이득 값이며, 정수 Nd는 지령 주파수 fg에 대한 다운샘플링 주파수 fd의 비율(Nd = fd/fg)로 정의된다. 다운샘플링 주파수 fd와 상대적으로 높은 PI 제어기에 적용되는 기존 샘플링 주파수 fs와의 비율을 m으로 정의한다면 zd는 기존 z-domain에서의 zm과 같다. ρ는 마찬가지로 양반주기모드(ρ = +) 혹은 음반주기모드(ρ = -)를 가리킨다. 기존 RC와 마찬가지로 Qρ(zd)는 시스템 강인성을 위한 저역 통과 필터이며, Gp,ρl(zd)는 위상 앞섬 보상기(Phase-lead compensator)를 나타낸다. 인버터 전달함수에 존재하는 우반면 영점으로 인한 위상 지연 현상을 보상하기 위해 위상 보상기를 도입하였으며, 구현의 용이성과 실시간 제어 적용 가능성을 고려하여 선형 구조의 위상 앞섬 보상기를 채택하였다.

여기서 l,ρ은 위상 앞섬변수(prediction index) 값이며, ρ는 마찬가지로 양반주기모드(ρ = +) 혹은 음반주기모드(ρ = -)를 가리킨다. l,ρ 값은 다운샘플링 효과로 인해 항상 정수가 아니기에 정수부 int(l,ρ)와 소수부 $\hat{l}, \rho$로 나뉘게 된다. 위상 처짐을 정확히 보상하기 위해서는 앞섬 변수 소수부에 의한 보상기 부분을 라그랑지 보간법 기반의 FIR (Finite-impuse response) 필터^[11]를 이용하여 구현하도록 한다. 소수 첫번째 자리까지 2차 필터로 구현하게 된다면 표 1과 같이 나타낼 수 있다.

최종적으로 구성된 제안된 제어 시스템은 피드포워드 제어기, PI 제어기, 그리고 다운 샘플링된 듀얼모드 반복학습 제어기로 이루어져 있다. 이 중 PI 제어기의 이득은 폐루프 시스템의 안정성을 확보할 수 있도록 위상 여유를 고려하여 적절히 설정되어야 한다. 아울러, 반복학습 제어기의 이득 계수, 저역통과 필터, 그리고 위상 앞섬 보상기의 파라미터 또한 전체 시스템의 안정성과 동작 성능을 만족할 수 있도록 신중히 설계되어야 한다. 이에 따라, 다음 절에서는 본 제어 시스템의 안정성 조건을 정량적으로 분석하고자 한다.

그림 7. 제안된 제어 시스템의 수정

Fig. 7. Modification of the proposed control system

3.3 안정성 분석

제안된 듀얼모드 다운 샘플링된 반복학습제어기 기반의 제어시스템의 안정성을 분석하기 위해서는 시스템을 단일 샘플링 주파수로 변환이 필요하다. 이를 위해 다운샘플링 주파수 fd를 갖는 등가 시스템으로 변환한다. PI 제어기 $C_{\pi, \rho}(z)$와 제안 인버터 전달함수 $G_{id, \rho}(z)$는 다운 샘플링 주파수 fd에 대한 등가 전달함수 $\overline{C}_{\pi, \rho}(z)$와 $\overline{G}_{id, \rho}(z)$로 각각 변환하도록 한다^[11].

우선, 반복학습기를 제외한 기존 샘플링 주파수로 동작하는 폐루프 제어시스템을 정리하면 아래와 같다.

이를 참고문헌 ^[11]를 참고하여 다운 샘플링 주파수 fd에 기반한 등가 폐루프 제어 시스템으로 변환하면 아래와 같다.

다운 샘플링 주파수 기반 제어시스템(그림 6)을 기반으로 안정성을 판별하기 위해서는 y*(z)에 대한 에러 e(z)의 전달 함수를 도출할 필요가 있다^[11].

그림 8. 극점 배치도: ρ = + (파란색), ρ = - (빨간색)

Fig. 8. Pole placement map: ρ = + (blue), ρ = - (red)

그림 9. 전달함수 ZmGcl(z)의 위상 그래프 (a) 양반주기 모드 (ρ = +) (b) 음반주기 모드 (ρ = -)

Fig. 9. Phase plot of ZmGcl(z) (a) Positive half-cycle mode (ρ = +) (b) Negative half-cycle mode (ρ = -)

위 전달함수 (18)를 재해석하면 그림 7과 같이 민감도 함수와 정궤환 폐루프(Positive feedback closed-loop system)를 가지는 시스템으로 표현 가능하다. 정궤환 시스템의 안정성 분석에는 소이득 이론(small-gain theorem)이 사용되며, 이를 통해 시스템이 안정하기 위한 조건은 다음과 같다^[11].

(a) 폐루프 전달함수 $\overline{G}_{cl, \rho}(z_{d})$은 안정적이다.

(b) |Qρ(zd)| < 1, ∀$z_{d}=e^{jm\omega T_{s}}$, $0<\omega <\pi /T_{d}$

(c) $\left | 1-k_{r, \rho}G_{pl, \rho}(z_{d})\overline{G}_{cl, \rho}(z_{d})\right | <1$, ∀$z_{d}=e^{jm\omega T_{s}}$,

where $0<\omega <\min\left(\pi /T_{d}, \omega_{c, \rho}\right)$

여기서, $\omega_{c, \rho}$는 Qρ(zd)의 차단주파수를 가리킨다. 안정성 조건(a)의 경우는 $1+\overline{C}_{\pi, \rho}(z_{d})\overline{G}_{id, \rho}(z_{d})$의 모든 극점이 z평면 원점을 중심으로 둔 단위원 내부에 위치하도록 PI 제어기 이득 값 kp,ρ, ki,ρ과 RC 이득 값 $k_{r, \rho}$을 도출하면 된다. 안정성 조건(b)의 경우 Qρ(zd)를 다음과 같이 2차 유한 펄스 응답(Finite impulse response, FIR) 필터^[4]로 설계하도록 한다.

여기서, 안정성 조건(b)을 만족하는 Qρ(zd)필터를 설계하기 위해 파라미터($\alpha_{0, \rho}, \alpha_{1, \rho}$ > 0)는 $\alpha_{0, \rho}+2\alpha_{1, \rho}z_{d}=1$가 되도록 양수로 설정한다. 이때, 파라미터 값에 따른 Qρ(zd)필터의 차단주파수는 아래와 같다.

안정성 조건(c)을 주파수 영역 디자인 방법^[11]을 이용하면 아래와 같이 조건을 정리할 수 있다.

조건(21)-(22)의 주파수 범위에 영향을 주는 Qρ(zd)의 차단 주파수 $\omega_{c}$는 (20)식에서 설계된 라그랑지 보간법 기반의 FIR필터의 차단 주파수 $\hat{\omega}_{c}$보다 작아야 한다. 여기서, $N_{g, \rho}\left(e^{jm\omega}\right)$는 $\left |\overline{G}_{cl, \rho}\left(e^{jm\omega}\right)\right |$, $\theta_{pl, \rho}\left(e^{jm\omega}\right)$는 $\angle\overline{G}_{cl, \rho}\left(e^{jm\omega}\right)$, $\theta_{pl, \rho}\left(e^{jm\omega}\right)$는 $\angle z_{d}^{l, \rho}$이다.

위상 앞섬 변수 값 l,ρ을 조절하여 최대한 넓은 주파수 영역에서 (22)식을 만족하도록 설정하며, 이는 해당 주파수 범위에서의 고조파 성분을 감쇄시킬 수 있음을 의미한다. 이때 위상 앞섬 변수 값 l,ρ이 정수가 아닐 때는 표 1을 참고하여 소수부 $\hat{l}, \rho$를 구현할 수 있다. 여기서 그 이후 주파수 영역 범위는 (22)식을 만족시키지 못하므로 (19)-(20)식을 이용하여 Q(z)의 차단 주파수 조절을 통해 시스템의 안정성을 보장시킬 수 있다. 마지막으로 (22)식에서 도출된 l,ρ값을 (21)식 적용하고 RC 이득 값 $k_{r, \rho}$의 범위를 도출할 수 있다.

3.4 제어 파라미터 설계

앞서 제시한 시스템 안정성 기준을 바탕으로, 이제 PI 제어기와 반복학습 제어기의 파라미터를 설계하고자 한다. 이를 위해 우선 제안한 인버터 회로의 사양(표 2)을 기반으로 전달함수를 도출할 수 있다. 다만, 인버터는 출력 전압이 정현파 형태의 교류이므로 동작점이 여러 개 존재한다. 제어 시스템의 전반적인 안정성을 확보하기 위해서는 각 동작점에서의 전달함수를 고려한 안정성 검토가 필요하다. 그러나 설계의 효율성을 고려하여, 본 논문에서는 우반면 영점의 영향이 가장 크게 나타나는 최대 순시 전력 지점에서의 전달함수를 사용한다. 이후 이 전달함수를 샘플링 시간을 고려한 이산 시간 모델로 변환하면 되며, 최종 양반주기와 음반주기 모드에서의 전달함수는 아래와 같다.

위 전달함수를 기반으로 안정성 조건 (a)을 만족시키기 위해서 전달함수 $1+\overline{C}_{\pi, \rho}(z_{d})\overline{G}_{id, \rho}(z_{d})$의 극점들이 모두 안정한 영역 내에 위치하는지 확인할 필요가 있다. 그림 8과 같이 제어 이득 값 kp,ρ, ki,ρ에 따른 극점 위치를 살펴보면 반양주기 모드일 때는 kp,+는 0.001에서 0.01까지 ki,+는 0.01에서 0.5까지일 때 극점이 단위원 내부에 위치함을 확인할 수 있다. 마찬가지로 반음주기 모드일 때는 kp,-는 0.01에서 0.1까지 ki,-는 0.01에서 0.5까지일 때 극점이 단위원 내부에 위치한다. 여기서 적절한 이득 값 kp,+ = 0.005, kp,- = 0.05, ki,ρ = 0.2(ρ =+,-)를 선택하여 사용하도록 한다.

(24)식을 최대한 넓은 영역에서 만족시키기 위해 앞섬 변수 값에 따른 전달함수 $z_{d}^{l, \rho}\overline{G}_{cl, \rho}\left(z_{d}\right)$의 위상 값 변화를 살펴보면 그림 9과 같다. 앞섬 변수 값이 l,+ = 3와 l,- = 1일 때, 최대 주파수 영역에서 위상이 90도 이내 범위를 만족함을 알 수 있다. 최대 주파수 영역 확장을 위해 표 1을 활용하여 소수부 보상기 필터를 설계할 수 있으나, 필터 추가로 인한 계산량 증가에 비해 주파수 대역 확장 효과가 미미하므로 별도의 필터 설계는 생략하였다. 그리고 고주파수 영역에서의 노이즈 영향에 대응하기 위해 (21)-(22)식을 참고하여 차단주파수 11.4 krad/s를 가지는 저역통과필터 Qρ(zd)을 설계하도록 한다.

최종 도출된 앞섬 변수 값을 안정성 조건 (c)에서 도출된 또 다른 조건 (23)에 적용하여 얻어진 $k_{r, \rho}$의 범위를 고려하여 최종 RC 이득 값 $k_{r, \rho}$ = 0.4(ρ =+,-)를 선택한다. 위와 같이 제어기 핵심 파라미터의 설계 단계 및 참조 관련식을 정리하면 표 3과 같다.